您现在使用 IE

工作职责：

• 与数字设计和后端团队合作，完善SoC芯片的可测试性（DFT）相关流程；
• 利用Perl，TCL/Shell等开发EDA软件流程自动化脚本，配合完成后端CAD设计；
• 与ATE团队和QA团队合作，提高芯片量产良率；

职位要求：

• 5年以上的大型ASIC芯片的方法和流程实施经验
• 3年以上使用Synopsys，Mentor或者Cadence相关DFT工具的经验
• 擅长使用Perl，TCL或其他语言编写脚本
• 具有AC / DC扫描插入，***ST和JTAG的经验
• 独立工作的能力
• 良好的沟通能力

      具有以下经验者优先考虑：

• 熟悉Cadence DFT流程
• 熟悉低功耗设计流程
• 熟悉Formality/Conformal
• 熟悉RTL /后仿真